получение графа переходов конечного автомата по его табличному описанию;
реализация заданного конечного автомата в виде отдельного модуля с использованием языка описания аппаратуры VHDL;
реализация тестирующей программы заданного конечного автомата с использованием языка описания аппаратуры VHDL;
отладка и тестирование аппаратной реализации конечного автомата с использованием разработанного тестового модуля.