Архитектура компьютеров_ЛБ_3
Цель работы: Исследовать триггеры, простейшие элементы памяти и регистры.
Задание к лабораторной работе
1. Создать RS-триггер в среде Quartus II с использованием Булевых выражений.
2. Необходимо создать:
- D-триггер с использованием Булевых операторы;
- D-триггер в виде блока высокого уровня.
3. Создать VHDL-проект реализующий структуру «ведущий-ведомый» на основе пары D-триггеров.
-- Title: lb3_1
-- File name: lb3_1.vhd
-- Date:
-- Version: 1.0
-- Compile: Quartus II 9.1 (64-bit)
-- Subject: Архитектура компьютера
-- Task: Лабораторная работа №3
-- Author:
-- Group:
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY lb3_1 IS
PORT ( Clk, R, S : IN STD_LOGIC;
Q : OUT STD_LOGIC);
END lb3_1;
ARCHITECTURE Structural OF lb3_1 IS
1. Таненбаум Э. С. Архитектура компьютера. 5-е изд. / Таненбаум Э. С. – СПб. : Питер, 2006 – 848 с.
2. Сергиенко А. М. VHDL для проектирования вычислительных устройств. / Сергиенко А. М. – К. : ЧП «Корнейчук», ООО «ТИД» «ДС», 2003 – 208 с.
3. Официальный дистрибьютор Altera: [Электронный ресурс]. URL: htpp://www.altera.ru.
4. VHDL – обучающий портал: [Электронный ресурс]. URL: htpp://www.bsuir.by/vhdl.
5. ALLHDL - VHDL: [Электронный ресурс]. URL: htpp://allhdl.ru/vhdl.php.
