АНАЛИЗ И СИНТЕЗ ТИПОВЫХ ЭЛЕКТРОННЫХ УСТРОЙСТВ (Задача №2) вариант 59
Антиплагиат
Не указан
Размещена
16 Янв 2016
в 21:58
ВУЗ
-
Курс
Не указан
Стоимость
780 ₽
Файлы работы
1
Каждая работа проверяется на плагиат, на момент публикации
уникальность составляет не менее 40% по системе проверки eTXT.
Задание 2_вариант 59.pdf
Описание
Задание 2
Синтез комбинационного логического
устройства в заданном базисе логических элементов
Согласно варианту (59) дано:
• последовательность конституент единицы: 1, 2, 3, 5, 8, 9, 10, 13, 14;
• базис логических элементов: 4И-НЕ;
• последовательность проверочных кодов: 11, 2, 7, 10, 4, 0, 3, 12, 5.
Синтез комбинационного логического
устройства в заданном базисе логических элементов
Согласно варианту (59) дано:
• последовательность конституент единицы: 1, 2, 3, 5, 8, 9, 10, 13, 14;
• базис логических элементов: 4И-НЕ;
• последовательность проверочных кодов: 11, 2, 7, 10, 4, 0, 3, 12, 5.
Оглавление
По заданным параметрам синтезировать схему комбинационного устройства в заданном базисе логических элементов.
Для этого согласно варианту (см. табл. 7.5 и табл. 7.6) необходимо:
2.1. По исходным данным составить таблицу истинности устройства.
2.2. Записать совершенную дизъюнктивную (СДНФ) и совершенную конъюнктивную (CКНФ) функции алгебры логики (ФАЛ), описывающие поведение устройства.
2.3. Минимизировать ФАЛ устройства.
2.4. Привести минимизированную ФАЛ к базису заданных логических элементов (см. табл. 7.7).
2.5. Синтезировать схему устройства в заданном базисе логических элементов.
2.6. Нарисовать временные диаграммы, поясняющие работу синтезированного устройства при подаче на его вход заданной последовательности проверочных входных кодов (см. табл. 7.8).
2.7. Сформулировать выводы по результатам выполненного задания.
Для этого согласно варианту (см. табл. 7.5 и табл. 7.6) необходимо:
2.1. По исходным данным составить таблицу истинности устройства.
2.2. Записать совершенную дизъюнктивную (СДНФ) и совершенную конъюнктивную (CКНФ) функции алгебры логики (ФАЛ), описывающие поведение устройства.
2.3. Минимизировать ФАЛ устройства.
2.4. Привести минимизированную ФАЛ к базису заданных логических элементов (см. табл. 7.7).
2.5. Синтезировать схему устройства в заданном базисе логических элементов.
2.6. Нарисовать временные диаграммы, поясняющие работу синтезированного устройства при подаче на его вход заданной последовательности проверочных входных кодов (см. табл. 7.8).
2.7. Сформулировать выводы по результатам выполненного задания.
Список литературы
Методические указания
Вам подходит эта работа?
Похожие работы
Другие работы автора
Следующая работа