Определение логического состояния на выходе цифровой схемы по известным состояниям на её входах вариант 1