Помехоустойчивый кодер блочного кода

Разработка и функциональное

моделирование помехоустойчивого кодера блочного кода на

программируемых логических

интегральных схемах с помощью языков

программирования VHDL/Verilog (Желательно VHDL).

Общие указания.

1. Для заданного устройства описать его назначение и принцип работы.

2. Привести необходимые иллюстрации, поясняющие работу устройства (блок-схему или граф алгоритма, структурную или

функциональную схему, временную диаграмму, диаграмму переходов и т.п.).

3. Составить программу работы устройства на языке VHDL или Verilog.

4. Создать необходимый набор тестовых данных для проверки работы устройства.

5. Провести моделирование работы устройства.

Примечание: Возможность повторить

моделирование устройства на своём ПК и запуск тестбенчей.