1. Создать делитель тактовой частоты на базе схемы с детектированием фронта
CLOCK_ENABLE.
2. Написать код на VHDL реализующий последовательную смену шестнадцатеричных цифр
на 7-ми сегментом индикаторе раз в пол секунды.
3. Запрограммировать микросхему FPGA и убедиться, что схема работает корректно.