Тема: «Квадратный корень из целого числа разрядностью 12 бит»
Необходимо составить функциональную и принципиальную схему заданного алгоритма/устройства + написать пояснительную записку с обоснованием выбора решения и его описанием.
Требования к схеме:
1. Входные данные должны быть во входных регистрах, запись в регистры по сигналу START
2. Выходные данные должны быть доступны в выходных регистрах, считывание разрешается по сигналу END
3. В случае ошибки работы/входных данных на выходе сигнала ERROR должна появляться логическая "1"
4. Использовать FPGA / микроконтроллеры нельзя, если я явно в письме не согласовал иное.
5. Можно использовать "виртуальные" элементы двоичного деления. На схеме обозначать их как DIV (8 входов для делимого, 8 входов для делителя, 8 выходов частного, 8 выходов остатка), задержка работы такого элемента составляет 10 периодов тактовой частоты синхронизации.